



سیار کتابخانہ کمپیوٹر آفیزیل کارپوئل ایڈ

معماری کامپیوٹر

مجموعہ مهندسی کامپیوٹر و IT

مؤلف: مهدی منوچهرزاده



منوچهرزاده، مهدی
کامپیوتر / کارشناسی ارشد رشته مهندسی کامپیوتر و IT / مهدی منوچهرزاده
مهر سیحان ۱۴۰۱ معماری
۲۱۵ ص: شرح - نکته (آمادگی آزمون کارشناسی ارشد مهندسی کامپیوتر و IT)

ISBN: 978-964-164-988-5

فهرستنويسي بر اساس اطلاعات فپا.

فارسي - چاپ سوم
۱- معماری کامپیوتر
۲- آزمونها و تمرینها (عالی)
۳- آزمون دوره‌های تحصیلات تكميلی
۴- دانشگاهها و مدارس عالي - ايران - آزمونها

مهدی منوچهرزاده

ج - عنوان

LB۲۲۵۳ / م ۱۳۹۲ ۶ ۸۲۷ / ۱۶۶۴

کتابخانه ملي ايران ۳۲۲۲۰۹۲

نام کتاب: **معماری کامپیوتر**

مولف: **مهدی منوچهرزاده**

ناشر: **مهر سیحان**

تاریخ چاپ: **۱۴۰۱ / سوم**

تیرماز: **۳۰۰ نسخه**

قیمت: **۲/۲۹۰ / ۰۰۰**

ISBN: **۹۷۸-۹۶۴-۱۶۴-۹۸۸-۰**

انتشارات مهر سیحان: خیابان ولیعصر، بالاتر از تقاطع مطهری، رویروی قنادی هتل بزرگ تهران.
جنب بانک ملي، پلاک ۲۰۵۰
تلفن: ۰۰۰۱۱۳-۴

کلیه حقوق مادي و معنوی این اثر متعلق به موسسه آموزش عالی آزاد ماهان می باشد. هر
گونه اقتباس و کپی برداری از این اثر بدون اخذ مجوز پیگرد قانونی دارد.

مقدمه ناشر

آیا آنانکه می‌دانند با آنانکه نمی‌دانند برابرند؟ (قرآن کریم)

پس از حمد و سپاس و ستایش به درگاه بی همتای احادیث و درود بر محمد مصطفی، عالی نمونه بشریت که در تاریک دور تاریخ، بنا به فرمان نافذ صمدیت از میان مردمی برخاست که خود بودند در پستترین حد توحش و ضلال و بربریت و آنگاه با قوانین شامل خویش هم ایشان را راهبری نمود و رهانید از بدويت و استعانت جوییم از قرآن کریم، کتابی که هست جاودانه و بی‌نقص تا ابدیت.

کتابی که در دست دارد آخرين ويرايish از مجموعه کتب خودآموز مؤسسه آموزش عالی آزاد ماهان است که برمبنای خلاصه درس و تأکید بر نکات مهم و کلیدی و تنوع پرسش‌های چهار گزینه‌ای جمع‌آوری شده است. در این ویرایش ضمن توجه کامل به آخرين تغییرات در سرفصل‌های تعیین شده جهت آزمون‌های ارشد تلاش گردیده است که مطالب از منابع مختلف معتبر و مورد تأکید طراحان ارشد با ذکر مثال‌های متعدد بصورت پرسش‌های چهار گزینه‌ای با کلید و در صورت لزوم تشریح کامل ارائه گردد تا داشتجویان گرامی را از مراجعه به سایر منابع مشابه بی نیاز نماید.

لازم به ذکر است شرکت در آزمون‌های آزمایشی ماهان که در جامعه آماری گسترده و در سطح کشور برگزار می‌گردد می‌تواند محک جدی برای عزیزان دانشجو باشد تا نقاط ضعف احتمالی خود را بیابند و با مرور مجدد مطالب این کتاب، آنها را برطرف سازند که تجربه سال‌های مختلف موکد این مسیر به عنوان مطمئن‌ترین راه برای موفقیت می‌باشد.

لازم به ذکر است از پورتال ماهان به آدرس www.mahanportal.ir می‌توانید خدمات پشتیبانی را دریافت دارید. و نیز بر خود می‌باليم که همه ساله میزان تطبیق مطالب این کتاب با سؤالات آزمون‌های ارشد- که از شاخصه‌های مهم ارزیابی کیفی این کتاب‌ها می‌باشد- ما را در محضر شما سربلند می‌نماید.

در خاتمه بر خود واجب می‌دانیم که از همه اساتید بزرگوار و داشتجویان ارجمند از سراسر کشور و حتی خارج از کشور و همه همکاران گرامی که با ارائه نقطه نظرات سازنده خود ما را در پریارتر کردن ویرایش جدید این کتاب یاری نمودند سپاسگزاری نموده و به پاس تلاش‌های بی‌چشمداشت، این کتاب را به محضرشان تقدیم نماییم.

مؤسسه آموزش عالی آزاد ماهان

تعاونت آموزش

فهرست مطالب

صفحه	عنوان
٩	فصل اول: آشنایی با معماری کامپیوتر و نمایش اطلاعات در سیستم
١٥	مدل انتزاعی کامپیوتر
١٥	روش طراحی
١٥	گراف مدل سازی سیستم
١٨	سطوح طراحی
١٨	طراحی سلسله مراتبی
١٩	مالتی پلکسر یا تسهیم کننده
٢٢	رمزگشایی
٢٨	انواع فلیپ فلاپ ها
٣٠	ثبات ها
٤١	طراحی پردازنده
٥٠	سوالات چهار گزینه ای فصل اول
٥١	پاسخ سوالات چهار گزینه ای فصل اول
٥٣	فصل دوم: طراحی واحد پردازنده و اعمال حسابی
٥٥	مراحل اجرایی یک دستورالعمل
٥٦	موارد تعیین شده در طراحی مجموعه دستورالعمل
٥٦	روش های آدرس دهی
٦٠	تعداد آدرس ها
٦١	دستورالعمل های حسابی
٦١	جمع و تفریق حسابی
٨٤	سوالات چهار گزینه ای فصل دوم
٩٠	پاسخ سوالات چهار گزینه ای فصل دوم
٩٣	فصل سوم: واحد کنترل
٩٥	توالی دستورالعمل ها
٩٩	تفسیر دستورالعمل
١٠٠	مراحل طراحی واحد کنترل
١٠٤	ریز عملیات منطقی

۱۰۷	روش‌های پیاده‌سازی واحد کنترل
۱۱۰	طرح اولیه wilkes
۱۱۸	سوالات چهار گزینه‌ای فصل سوم
۱۲۱	پاسخ سوالات چهار گزینه‌ای فصل سوم
۱۲۳	فصل چهارم: سازمان حافظه
۱۲۶	دسته‌بندی حافظه‌ها از نظر انواع خواندن
۱۲۶	مراحل خواندن از حافظه
۱۲۶	مراحل نوشتمن در حافظه
۱۲۷	دسته‌بندی حافظه‌ها از نظر منبع تغذیه
۱۲۷	حافظه‌های مدار مجمعن نیمه هادی
۱۲۹	سازمان حافظه
۱۳۰	حافظه‌های کمکی
۱۳۱	دیسک مغناطیسی
۱۳۲	حافظه انجمنی
۱۳۷	جایه‌جا نمودن صفحات
۱۳۸	حافظت حافظه
۱۳۹	سوالات چهار گزینه‌ای فصل چهارم
۱۴۱	پاسخ سوالات چهار گزینه‌ای فصل چهارم
۱۴۳	فصل پنجم: طراحی کامپیوتر پایه
۱۴۵	وظیفه و ساختار
۱۴۵	کدهای دستورالعمل‌ها
۱۴۶	ثبات‌های کامپیوتر پایه
۱۴۷	دستورالعمل‌های کامپیوتر
۱۴۸	زمانبندی و کنترل
۱۴۸	انواع سازمان کنترل
۱۴۹	سیکل دستورالعمل
۱۵۵	فلوچارت کنترل
۱۵۶	دستورات ورودی خروجی
۱۶۰	کنترل ثبات‌ها و حافظه
۱۶۱	کنترل فلیپ فلاپ‌های منفرد
۱۶۵	فصل ششم: دستگاه‌های ورودی خروجی و وقفه‌ها
۱۶۷	ورودی خروجی برنامه‌ریزی شده
۱۶۷	آدرس‌دهی ورودی خروجی
۱۶۹	دسترسی مستقیم و وقفه
۱۶۹	دسترسی مستقیم به حافظه

۱۷۱	ورودی خروجی مبتنی بر وقعه
۱۷۲	سرشماری
۱۷۳	وقفه‌های برداری
۱۷۶	سؤالات چهار گزینه‌ای فصل ششم
۱۷۸	پاسخ سوالات چهار گزینه‌ای فصل ششم
۱۷۹	مجموعه سوالات کنکور سال‌های ۹۳-۸۹
۲۱۵	منابع

فصل اول

آشنایی با معماری کامپیوتر و نمایش اطلاعات

در کامپیوتر

عناوین اصلی

- ❖ مدل انتزاعی کامپیوتر
- ❖ روش طراحی
- ❖ گراف مدل سازی سیستم
- ❖ سطوح طراحی
- ❖ طراحی سلسله مراتبی
- ❖ مالتی پلکسر یا تسهیم کننده
- ❖ رمزگشایی
- ❖ انواع فلیپ فلاپ ها
- ❖ ثباتها و کاربرد آنها
- ❖ طراحی پردازنده

فصل اول

آشنایی با معماری کامپیوتر و نمایش اطلاعات در کامپیوتر

این درس در رابطه با ساختار و چگونگی طراحی کامپیوترهای دیجیتالی می‌باشد. این مطلب به "معماری کامپیوتر" معروف است که شامل معماری مجموعه دستورالعمل و سازماندهی سختافزاری می‌باشد.

معماری کامپیوتر اولین بار توسط Fred Brooks ابداع گردید. و تعاریف زیر از آن وجود دارد:

معماری کامپیوتر، یعنی کامپیوتر از دید کاربر(Amdhal et al, 1964) •

"ما توسط معماری، ساختار واحدهای تشکیل‌دهنده یک سیستم کامپیوتری را هدفمند می‌نماییم. (Stone, H 1987) •

معماری یک کامپیوتر عبارتست از محیط یا فضای بین ماشین و نرمافزار (Andris Pages IBM 360/370 Architect) •

معماری کامپیوتر شامل بخش‌های زیر می‌باشد: •

ساختار: نظم و ترتیب دادن به بخش‌های ثابت (نقشه) •

سازماندهی: فعل و انفعال پویای این بخش‌ها و مدیریت آنها •

پیاده‌سازی: طراحی کردن بلوك بخش‌های دارای هدف خاص •

ارزیابی کارایی: مطالعه رفتار سیستم (Decorative Treatment) •

معماری از دیدگاه یک معمار عبارت است از: •

پیاده‌سازی •

سازماندهی: منظر سطح بالا •

سیستم حافظه •

ساختار گذرگاه (bus) •

طراحی داخلی پردازنده •

سختافزار •


طراحی منطقی •

تکنولوژی بسته بندی(Packaging) •


معماری مجموعه دستورالعمل •




عوامل مهم در معماری کامپیوتر در شکل زیر نشان داده شده است:



- هم سخت‌افزار و هم نرم‌افزار مرکب از لایه‌های سلسله مرتبی هستند. با هر لایه، جزئیاتی از دید سطح بالاتر مخفی می‌شوند. این اصل تجربید، سبب می‌شود که طراحان سخت‌افزار و نرم‌افزار از عهده پیچیدگی سیستم‌های کامپیوتری برآیند. در شکل زیر سطوح کامپیوتر نشان داده شده است که سطح معماري کامپیوتر در بین این سطوح نشان داده شده است:



بخش‌های مختلف یک سیستم کامپیوتری در شکل زیر نشان داده شده است:



سرعت رشد تکنولوژی بخش‌هایی از کامپیوتر در سال‌های مختلف به صورت زیر می‌باشد:

- پردازنده هر یک سال و نیم، ۲ برابر در سرعت (از سال ۱۹۸۵). کارایی 10^0 برابر، در دهه گذشته
- حافظه ۲ برابر در هر دو سال (از سال ۱۹۹۶)

ظرفیت DRAM: ۲ برابر در هر دو سال (از سال ۱۹۹۶)

بهبود اندازه $\times 64$ در دهه گذشته

• دیسک


ظرفیت: ۲ برابر در هر سال (از سال ۱۹۹۷)

بهبود اندازه $\times 250$ در دهه گذشته

• ریزپردازنده



قانون مور: هر ۱/۵ الی ۲ سال پیچیدگی ترانزیستور/تراشه ۲ برابر می‌شود. پیچیدگی ریز پردازنده در شکل زیر نشان داده شده است:



مشخصات پردازنده‌های شرکت اینتل در جدول زیر آمده است:

<p>(۲) پردازنده ۱۹۸۹ – ۱۹۹۳ Pentium</p> <ul style="list-style-type: none"> • 60 MHz, 66 MHz • 3.1 M transistors • 0.8 micron • 5 stage pipeline • 8 KByte instruction and 8 KByte data caches (writeback) • Branch predictor • Pipelined floating point • First superscalar IA-32: capable of executing 2 instructions per clock 	<p>(۱) پردازنده Intel 486™ DX</p> <ul style="list-style-type: none"> • Design 1986 – 1989 • 25 MHz, 33 MHz • 1.2 M transistors • 1.0 micron • 5 stage pipeline • Unified 8 KByte code/data cache (write-through) • First IA-32 processor capable of executing 1 instruction per clock cycle
<p>(۴) پردازنده Pentium III(Katmai)</p> <ul style="list-style-type: none"> • Introduced: 1999 • 450 MHz, 500 MHz, 533 MHz, 600MHz • 9.5 M transistors • 0.25 micron • 16 KByte L1I, 16 KByte L1D, 512 KByte off-chip L2 • Addition of SSE instructions. 	<p>(۳) پردازنده Pentium II</p> <ul style="list-style-type: none"> • Design 1995 – 1997 • 233 MHz, 266 MHz, 300 MHz • 7.5 M transistors • 0.35 micron • 16 KByte L1I, 16 KByte L1D, 512 KByte off-die L2 • First compaction of P6 microarchitecture
<p>(۶) پردازنده Pentium IV</p> <ul style="list-style-type: none"> • Introduced: 2000 • 1.3GHz ... 2GHz ... 3.4GHz • 42M ... 55M ... 125 M transistors • 0.18 ... 0.13 ... 0.09 micron • Latest one: 16 KByte L1I, 16 KByte L1D, 1M on-chip L2 • Very high clock speed and SSE performance 	<p>(۵) پردازنده Pentium III(Coppermine)</p> <ul style="list-style-type: none"> • Introduced: 1999 • 500MHz ... 1133MHz • 28 M transistors • 0.18 micron • 16 KByte L1I, 16 KByte L1D, 256KByte on-chip L2 • Integrate L2 cache on chip, It topped out at 1GHz.




۸) پردازنده Intel® Itanium 2®	۷) پردازنده Intel® Itanium®
<ul style="list-style-type: none"> • Introduced: 2002 • 1GHz • 221 M transistors • 0.18 micron • 3 levels of cache • 32 KByte I&D L1 • 256 KByte L2 • integrated 1.5MByte L3 • Based on EPIC architecture • Enhanced Machine Check Architecture (MCA) with extensive Error Correcting Code (ECC) 	<ul style="list-style-type: none"> • Design 1993 – 2000 • 733 MHz, 800 MHz • 25 M transistors • 0.18 micron • 3 levels of cache • 16 KByte L1I, 16 KByte L1D • 96 KByte L2 • 4 MByte off-die L3 • Superscalar degree 6, in-order machine • First implementation of 64-bit Itanium architecture

طبعیت کار کامپیوتروها


۱- سرعت کار کامپیوتر محدود است.

۲- انسان جایز الخطاست به طوریکه نتیجه حاصل از محاسبات دستی پیچیده نامطمئن می‌باشد زیرا با توجه به منابع خطای انسان (حوالس پرتوی، بی دقتی، خستگی و.....) ممکن است اشتباهاتی در محاسبات رخ دهد ولی ماشین از منابع خطای انسان متأثر نمی‌شود و بنابراین نتایج دور از خطا خواهد بود.

مؤلفه‌های لازم برای تفکر انسان در شکل زیر نشان داده شده است:



مؤلفه‌های اصلی کامپیوتر نیز مشابه با مؤلفه‌های مغز انسان به صورت زیر می‌باشد:



تفاوت اصلی بین ماشین و انسان در نحوه نمایش اطلاعات می‌باشد بنابراین برای تبدیل اطلاعات از زبان ماشین به زبان انسان و بالعکس وسیله‌ای لازم است که I/O Device نامیده می‌شود.




بنابراین مؤلفه‌های لازم برای کامپیوتر عبارتند از:

- ۱- پردازنده: که قادر به تفسیر و اجرای برنامه است.
- ۲- حافظه: برای ذخیره نمودن برنامه‌ها و داده‌ها
- ۳- وسیله‌ای برای انتقال اطلاعات بین حافظه و پردازنده و بین کامپیوتر و دنیای خارج.

مدل انتزاعی کامپیوتر


منظور از مدل انتزاعی، مدلی بدون در نظر گرفتن جزئیات برای درک بهتر کارکرد کلی کامپیوتر است. محاسبه را می‌توان به عنوان ارزیابی تابعی مانند $f(x)$ تلقی نمود که در آن x ورودی و $z = f(x)$ خروجی است.



برای اینکه بتوان $f(x)$ را به وسیله کامپیوتر ارزیابی نمود. باید قادر باشیم آن را توسط مجموعه‌ای از دستورالعمل‌ها مانند: f_1, f_2, \dots, f_n به صورت زیر بیان نمود:

$$y_1 = f_1(x), \quad y_2 = f_2(y_1), \dots, \quad y_n = z_n = f_n(y_{n-1})$$

چنین ماشینی باید قادر باشد محاسبه را طی مراحلی متناهی و محدود انجام دهد. مدل انتزاعی به وسیله ریاضیدان انگلیسی آلن تورینگ (Alan Turing) معرفی شده است که همه مؤلفه‌های لازم به وسیله کامپیوتر را در بردارد.



R/W Head قادر است علامت‌های روی نوار را بخواند و آنها را به علامات دیگری جایگزین کند و یا یک خانه به طرف چپ یا راست تغییر مکان دهد.

روش طراحی (Design Methodology)

کامپیوتر دیجیتال یک سیستم است. سیستم مجموعه‌ای است از اجزاء که با اتصال منطقی به یکدیگر یک شیء جدید با وظیفه و هدف مشخص به وجود می‌آورد. ولی در اینجا منظور ما سیستم پردازش اطلاعات می‌باشد که وظیفه آن تبدیل ورودی A به خروجی B می‌باشد و این تبدیل را تابع f از A به B نشان داد.

محاسبات $f : A \rightarrow B$

$$\forall a \in A \quad \exists b \in B \quad ; b = f(a)$$



(System Graph Modeling) گراف مدلسازی سیستم



گراف یک سیستم دیجیتال شامل دو مؤلفه است:

۱- مجموعه‌ای از اجزاء پردازش (C)

۲- مجموعه‌ای از سیگنال‌ها (S) که وظیفه انتقال اطلاعات بین اجزاء پردازش را به عهده دارد.

در مدلسازی سیستم اجزای پردازش C رئوس و سیگنال‌ها S یال‌ها می‌باشند و گراف حاصل را نمودار بلوکی (Block Diagram) گویند.

مثال: در شکل زیر ساختار xor در یک گراف با ۸ رأس و ۹ یال نشان داده شده است:



نمودار بلوکی X - OR

ساختار سیستم به عنوان گراف انتزاعی است که هیچ اطلاعی درباره وظیفه سیستم بیان نمی‌کند مثلاً شکل (۱) ساختار سیستم شکل (۲) را نشان می‌دهد، بنابراین توصیف رفتاری اجزاء تشکیل‌دهنده سیستم را بیان می‌کند و اتصال منطقی بین آنها را معین می‌کند، ولی توصیف رفتاری به شخص امکان می‌دهد که برای هر سیگنال ورودی A به سیستم سیگنال خروجی f(a)=b معین کند و f را به عنوان رفتار سیستم در نظر می‌گیریم.
برای نمایش رفتار سیستم می‌توان از جدول صحت استفاده کرد.

مثال: جدول صحت XOR به صورت مقابل می‌باشد:

ورودی‌ها		$b = f(a)$
X_1	X_2	$X_1 \oplus X_2$
۰	۰	۰
۰	۱	۱
۱	۰	۰
۱	۱	۰

حال می‌توانیم با در دست داشتن توصیف رفتاری و اجزای تشکیل‌دهنده سیستم اجزاء را طوری به یکدیگر متصل کنیم که با



حداقل هزینه رفتار موردنظر را انجام دهد. باید توجه کرد که توصیف رفتاری و ساختاری شکل (۱) و (۳) مستقل از یکدیگرند در حالیکه نمودار بلوکی هم توصیف ساختاری و هم رفتاری است. از شکل (۲) می‌توان شکل (۱) و (۳) را بدست آورد.


داده و کنترل (Data and Control)

سیستم رقمی به دو جزء تقسیم می‌شود:


- ۱- واحد پردازش داده‌ها (Data Processing Unit)
- ۲- واحد کنترل (Control Unit)

مجموعه اجزاء و مسیرهای پیموده شده به وسیله داده را واحد پردازش داده‌ها گویند و سایر قسمت‌ها واحد کنترل نامیده می‌شود. عملیات انجام داده شده در واحد پردازش و مسیرهای پیموده شده به وسیله داده‌ها در هر لحظه از زمان به وسیله واحد کنترل مشخص می‌گردد.

تمایز کنترل و داده را می‌توان با استفاده از تابع رفتاری ماشین و با تجزیه f و A و B به دو قسمت کنترل و داده انجام داد.




در صورتیکه دو تابع کنترل و داده را به صورت جداگانه پیاده‌سازی کنیم نمودار دو بلوکی زیر بدست می‌آید.



واحد کنترل را می‌توان به دو صورت طراحی نمود:

۱. اگر f_c ثابت و دائمی باشد واحد کنترل را سیم بندی شده (Hard wired) گویند.
۲. اگر f_c به کمک ذخیره نمودن اطلاعات کنترل در حافظه انجام گیرد واحد کنترل را زیر برنامه‌سازی شده (Microprogrammed) گویند.



روش‌های توصیفی: اجزای سیستم در نمودار بلوکی به صورت فوق نشان داده می‌شود که در آن ساختار داخلی مشخص نیست ولی رفتار آن به طور ناقص یا کامل مشخص است. اجزاء یا مؤلفه‌های سیستم در واقع ماشین با حالت‌های متناهی است که در آن ورودی A به دو جزء تقسیم می‌شود.

۱. سیگنال‌های ورودی اصلی X که به وسیله منابع خارجی فراهم می‌شود.

۲. حالات درونی Y که اطلاعات ذخیره شده درونی را تشکیل می‌دهد.

همچنین خروجی B به دو جزء زیر تقسیم می‌شود.

۱. سیگنال‌های خروجی اصلی Z



۲. حالات جدید درونی y

$$f : x \times y \rightarrow y \times z$$

$$\forall <x,y> \in x \times y \quad \exists <y,z> \in y \times z \quad \exists <y,z> = f <x,y>$$

و این تابع را می‌توان به وسیله State Table نیز نشان داد که در آن سطرها نشان‌دهنده حالت و ستون‌ها نشان‌دهنده ورودی‌ها می‌باشد. روش دیگر برای نشان دادن رفتار سیستم استفاده از State Transition می‌باشد، که معادلات آن به صورت زیر می‌باشد:

$$<y_1, z_1> \leftarrow f <x_1, y_1>$$

$$<y_2, z_2> \leftarrow f <x_2, y_2>$$

. .

. .

. .

که با توصیف رفتاری ماشین تورینگ یکسان است.

هریک از معادلات فوق یک حکم (Statement) نامیده می‌شود که به دو صورت زیر تفسیر می‌شود:

۱- خبری: بیانی از آنچه که ماشین انجام می‌دهد.

۲- دستوری: بیانی از آنچه ماشین باید انجام دهد.

RTL (Register Transfer Language): مجموعه‌ای از احکام دستوری است که رفتار مورد نظر ماشین را مشخص می‌کند و مقدمه یک طراحی می‌باشد.

سطح طراحی

طراحی کامپیوترهای دیجیتال در سه سطح انجام می‌شود.

Design level	Components	Information Unit	Time Unit
Processor LSI (Large Scale Integrated Circuit)	CPU, I/O Devices. I/O processors, Memories	Block of Data	$10^{-3} - 10^3$ S
Register MSI (Medium Scale Integrated circuit)	Register, Combinational simple Sequential ckt	Word	$10^{-9} - 10^{-6}$ S
Gate SSI (small scale Integrated circuit)	Logical Gates, FFs	Bit	$10^{-10} - 10^{-8}$ S

(Hierarchy Design)

برای طراحی بالا به پایین یک سیستم مراحل زیر را انجام می‌دهیم:


۱- ساختار سیستم را در سطح پردازندگان مشخص می‌کنیم.

۲- ساختار هریک از مؤلفه‌های مرحله اول را در سطح ثباتها مشخص می‌کنیم.

۳- ساختار هریک از مؤلفه‌های مرحله دوم را در سطح گیت‌ها مشخص می‌کنیم.


(Register level)

واحد اطلاعاتی مجموعه‌ای از بیت‌ها (word) و گذرگاه (BUS) است. این موضوع در شکل زیر نشان داده شده است.





نمودار بلوکی مولفه‌ای نیز در سطح ثبات به صورت زیر است:




گیت کلمه‌ای (Word Gate)

فرض کنید $(Y_0, Y_1, \dots, Y_{m-1})$ دو کلمه m بیتی باشند و f عضوی از مجموعه عملگرهای $\{AND, OR, NOT, NAND, NOR, XOR\}$ باشد، آنگاه $Z_i = f(x_i, y_i)$ برای $i=0, 1, \dots, m-1$ اگر $Z = f(x, y)$ باشد، آنگاه $Z = f(x, y) = f(x_0, y_0) \cdot f(x_1, y_1) \cdot \dots \cdot f(x_{m-1}, y_{m-1})$ می‌باشد.

این تعمیم جبر بول دو ارزشی $f: B^n \rightarrow B^m$ به تابع $f(B^m) \rightarrow B^m$ می‌باشد.


به عنوان مثال $Z = \overline{xy} = NAND$ با ورودی m -بیتی به صورت زیر خواهد بود.

$$(Z_0, Z_1, \dots, Z_{m-1}) = (\overline{x_0 y_0}, \overline{x_1 y_1}, \dots, \overline{x_{m-1} y_{m-1}})$$




مالتی پلکسر یا تسهیم‌کننده (Multiplexor)

مدار تسهیم‌کننده یک مدار ترکیبی است، بنابراین از حافظه استفاده نمی‌کند. این مدار از بین چندین منبع ورودی یکی را انتخاب و آن را به خروجی می‌فرستد. تصویری از عملکرد این مدار در شکل زیر نشان داده شده است.



گزینش منابع ورودی به وسیله خطوط انتخاب صورت می‌گیرد. اگر 2^n منبع ورودی، آنگاه به n خط انتخاب نیاز است. اگر تسهیم‌کننده دارای k منبع ورودی و هر منبع شامل اطلاعات m بیتی باشد در آن صورت برای این اطلاعات به یک تسهیم‌کننده $k \times m$ بیتی احتیاج داریم که در آن k تعداد ورودی‌ها و m تعداد بیت‌های هر منبع می‌باشد. k را می‌توان از رابطه $K = 2^p$ محاسبه کرد که در آن p تعداد خطوط انتخاب می‌باشد.

$$K = 2^p$$




مثال: یک تسهیم‌کننده 4×4 طراحی کنید.

که حل: تعداد خطوط انتخاب در این مالتی‌پلکسرا را می‌توان به صورت زیر محاسبه نمود:


$$K = 4 = 2^2 \Rightarrow P = 2$$

$$K = 2^P$$

بنابراین نمودار بلوكی و جدول صحت این مالتی‌پلکسرا به صورت زیر خواهد بود:



با توجه به جدول صحت، می‌توان این مالتی‌پلکسرا به صورت زیر طراحی نمود:




نکته: می‌توان از خط enable برای افزایش ساخت مالتی‌پلکسرهای بزرگتر با به هم وصل کردن مالتی‌پلکسرهای کوچک‌تر استفاده نمود.

مثال: با استفاده از مالتی‌پلکسرهای 2×1 یک مالتی‌پلکسرا 2×4 طرح کنید.

که حل:


$$K = 2 = 2^1 \Rightarrow P = 1$$



e	S	Z
0	-	0
1	0	I_0
1	1	I_1



و چون خروجی چهاربیتی است بنابراین به چهار عدد تسهیم‌کننده 2×1 احتیاج داریم: اندیس X ‌ها در شکل زیر بدین گونه می‌باشد که $X_{i/j}$ بیانگر منبع i ام بیت j ام می‌باشد.



$$X_0 = (X_{0/0}, X_{0/1}, X_{0/2}, X_{0/3})$$

$$X_1 = (X_{1/0}, X_{1/1}, X_{1/2}, X_{1/3})$$


اتصال درختی تسهیم‌کننده‌ها

با اتصال درختی تسهیم‌کننده‌های k ورودی می‌توان تسهیم‌کننده‌های با تعداد منابع ورودی بیشتر از K به وجود آورد. در این روش با استفاده از خطوط انتخاب متناظر با هر سطح به تسهیم‌کننده‌گان آن سطح به طور مشترک وصل گردند.

مثال: با استفاده مالتی‌پلکسرهای 2×1 یک مالتی‌پلکسر 8×1 طرح کنید.

که حل: با توجه به اینکه K برابر ۲ است و $2^q = 8$ که در آن q تعداد سطوح می‌باشد، نتیجه می‌گیریم که q برابر سه خواهد بود.

شکل زیر این طراحی را نشان می‌دهد:



اتصال درختی MUX جهت افزایش منابع ورودی

S _۰	S _۱	S _۲	خروجی
Z			
۰	۰	۰	X _۰
۰	۰	۱	X _۱
۰	۱	۰	X _۲
۰	۱	۱	X _۳
۱	۰	۰	X _۴
۱	۰	۱	X _۵
۱	۱	۰	X _۶
۱	۱	۱	X _۷



نکته: کاربردهای رایج تسهیم‌کننده عبارتند از:


۱. برای هدایت اطلاعات از بین چندین منبع ورودی به یک مقصد خروجی مشترک
۲. برای طراحی گذرگاهها
۳. برای پیاده‌سازی توابع بولی و ترکیبی

نکته: هر تابع n متغیر را می‌توان به وسیلهٔ یک 1×2^n Mux پیاده‌سازی داد به شرط آنکه متغیرهای تابع را به خطوط انتخاب تسهیم‌کننده متصل سازیم.

مثال: تابع $f(A, B, C) = \sum m(1, 3, 5, 6)$ را به وسیلهٔ مالتی‌پلکسر پیاده‌سازی کنید.

که حل: از آنجاییکه $2^3 = 8$ ، بنابراین می‌توان این تابع را توسط یک 8×1 Mux پیاده‌سازی نمود. تعداد خطوط این مالتی‌پلکسر برابر سه است. دیاگرام بلوکی و جدول صحت این تابع به صورت زیر می‌باشد:


A	B	C	$f(A, B, C)$
m_0	0	0	0
m_1	0	0	1
m_2	0	1	0
m_3	0	1	1
m_4	1	0	0
m_5	1	0	1
m_6	1	1	0
m_7	1	1	1



نکته: هر تابع n متغیر را می‌توان به وسیلهٔ یک $1 \times 2^{n-1}$ Mux پیاده‌سازی نمود، به شرط آنکه $(n-1)$ تا از متغیرهای تابع را به خطوط انتخاب وصل کنیم و از متغیر دیگر در ورودیهای MUX استفاده کنیم.

مثال: تابع مثال قبل را به این روش پیاده‌سازی کنید.

که حل:



جدول این تابع در زیر آمده است. در این جدول دور مینترم‌های تابع، دایره می‌کشیم.

	I_0	I_1	I_2	I_3
A'	0	①	2	③
A	4	⑤	⑥	7
	0	1	A	A'

رمز گشا (Decoder)


رمز گشا مداری ترکیبی است که اطلاعات واقع در n خط ورودی را حداکثر به 2^n خط خروجی رمزگشایی می‌کند. (یعنی هر خروجی متناظر با یک مینترم می‌باشد). و در صورتیکه حالات بی‌اهمیت وجود داشته باشد تعداد خروجی‌ها کمتر خواهد بود. اگر



m تعداد خروجی‌ها باشد، داریم:

$$m \leq 2^n$$


بنابراین رمز گشای ۱ از $2^n / 2^n$ decoder مدار ترکیبی است با n خط ورودی و 2^n خط خروجی که در آن هریک از 2^n ترکیبات ورودی تنها یکی از خطوط خروجی را فعال می‌کند. به این مدار $Dec n \times 2^n$ نیز می‌گویند.




مثال: یک $\frac{1}{4}$ decoder طرح کنید.

که حل: جدول صحت و بلوك دیاگرام این مدار به صورت زیر می‌باشد:

X_0	X_1	Z_0	Z_1	Z_2	Z_3
۰	۰	۱	۰	۰	۰
۰	۱	۰	۱	۰	۰
۱	۰	۰	۰	۱	۰
۱	۱	۰	۰	۰	۱



به رمز گشا مبدل رمز نیز می‌گویند مانند مبدل رمز BCD به Seven Segment decoder کاربرد اصلی رمز گشا در آدرس دهی کلمات حافظه است که در آن n ورودی به عنوان آدرس تلقی می‌شود که برای گزینش یکی از 2^n کلمه حافظه مورد استفاده قرار می‌گیرد.



در این شکل AR، ثبات آدرس می‌باشد که آدرس را به رمز گشا می‌دهد.

اگر خط enable رمز گشاها را به عنوان منبع ورودی در نظر بگیریم، می‌توان با اتصال درختی رمز گشاها $\frac{1}{2^n}$ ، بیش از n خط ورودی را رمز گشایی کنیم.


دی‌مالتی پلکسرا (DeMux)

برای ارسال داده از یک منبع مشترک به یکی از چندین مقصد می‌توان از دی‌مالتی پلکسر استفاده نمود. بنابراین این مدار دارای یک خط ورودی و 2^n خط خروجی می‌باشد.



با اتصال شبکه‌ای دی‌مالتی پلکسرهای یک بیتی با k خروجی می‌توان دی‌مالتی پلکسر m بیتی با k خروجی به وجود آورد.


مثالاً دی‌مالتی پلکسر ۲ بیتی با 4 خروجی را می‌توان به وسیلهٔ دو $\frac{1}{4}$ decoder به صورت زیر طراحی نمود:



هر تابع ترکیبی با n ورودی و m خروجی را می‌توان به وسیلهٔ یک $\frac{1}{2^n}$ decoder و m تا گیت or پیاده‌سازی کرد.

مثال: با استفاده از decoder، گیت or یک تمام جمع‌کننده طراحی کنید.

حل: بلوك دیاگرام و جدول صحت یک تمام جمع‌کننده به صورت زیر می‌باشد:



	x	y	c_{in}	S	c_{out}
m_0	0	0	0	0	0
m_1	0	0	1	1	0
m_2	0	1	0	1	0
m_3	0	1	1	0	1
m_4	1	0	0	1	0
m_5	1	0	1	0	1
m_6	1	1	0	0	1
m_7	1	1	1	1	1


$$S(x, y, c_{in}) = \sum m(1, 2, 4, 7)$$

$$C_{out}(x, y, c_{in}) = \sum m(3, 5, 6, 7)$$

بنابراین می‌توان مدار را به صورت زیر طراحی نمود:

$$n = 3 \Rightarrow \frac{1}{8} \text{ decoder}$$

$$m = 2 \Rightarrow 2 - \text{OR gate}$$



در صورتیکه تعداد مینترم‌ها زیاد باشد می‌توان بجای f' و بجای OR از NOR استفاده نمود.


رمز گذار (Encoder)

رمز گذار یک مدار ترکیبی با 2^k ورودی و k خروجی است که آدرس و یا نام خط ورودی فعال (active input line) را تولید می‌کند بنابراین رفتار آن عکس رفتار decoder می‌باشد.


مثال: یک رمز گذار با 8 ورودی و 3 خروجی طرح کنید.

که حل: بلوك دیاگرام و جدول صحت یک رمز گذار به صورت زیر می‌باشد:

X_0	X_1	X_2	X_3	X_4	X_5	X_6	X_7	Z_0	Z_1	Z_2
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	0	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1



بنابراین مدار این رمز گذار به صورت زیر می‌باشد:



مشکل اول این مدار این است که مدار نمی‌تواند بین حالتی که تنها x_0 فعال است و حالتی که هیچکدام از ورودی‌ها فعال نیستند تمایز قابل شود برای از بین بردن این عیب می‌تواند از یک خط ورودی اضافی به نام input active استفاده کرد.

مشکل دوم این است که در این مدار اگر بیش از یک خط ورودی به طور همزمان فعال شوند آدرس نادرست تولید خواهد شد مثلاً اگر $x_1 = x_2 = 1$ باشد $z = 111$ خواهد بود که متناظر با نشانی x_2 است و نادرست است. به همین علت از رمز گذار اولویت‌دار (Priority Encoder) استفاده می‌شود.




در این نوع از رمزگذار برای از بین بردن این ابهام برای ورودیها حق تقدیم قابل شده اند، به طوریکه نشانی حاصل در خروجی encoder متناظر با خط ورودی است که حق تقدیم آن بیشتر است.

اگر $\sum_j X_j > n$ آنگاه حق تقدیم X_i بالاتر از X_j خواهد بود.

در برخی کاربردها مخصوصاً در طراحی واحد کنترل مجموعه توابعی به صورت تصادفی می‌باشد و دسته بندی آنها آسان نیست. در چنین موقعی از آرایه‌های منطقی (logic Array Elements) برای پیاده‌سازی توابعی ترکیبی تصادفی استفاده می‌شود که این مؤلفه‌ها در شرایط زیر صدق می‌کند.

۱- ساختمان اساسی آنها یکنواخت هستند بنابراین با استفاده از تکنولوژی ساخت مدارهای مجتمع می‌توان تعداد زیادی از آنها را تولید نمود. (Mass production)

۲- ساختمان اصلی آن به هنگام ساخت چنان در نظر گرفته می‌شود که در آینده می‌توان تغییراتی در آن به وجود آورد و توابع جدید موردنظر را پیاده‌سازی کرد. یکی از این مؤلفه‌ها معروف به آرایه منطقی همه منظوره یا PLA (Programmable Logic Array) می‌باشد که می‌تواند مجموعه توابع ترکیبی را به صورت مدار دو سطحی متناظر با مجموع حاصلضرب‌ها تولید کند. ساختمان داخلی آن از p سطر و q ستون از هادی‌ها به صورت زیر تشکیل شده است.



این ماتریس شبکه‌ای است از هادیهای است که شامل p سطر و q ستون می‌باشد و عناصر جفت ساز مانند دیود و ترانزیستور، خطوط افقی و قائم را به یکدیگر متصل می‌کند.

هر خط افقی یک جمله حاصلضرب تولید می‌کند که به عنوان ورودی زیر ماتریس $(q-2n) \times p$ مورد استفاده قرار می‌گیرد و هر خط قائم در زیر ماتریس سمت راست یک تابع به صورت مجموع حاصلضرب‌ها تولید می‌کند و هر یک از خطوط قائم در زیر ماتریس سمت چپ پایه متغیر ورودی و یا به متمم آن متصل می‌شود. به طور کلی یک PLA با ابعاد $q \times p$ می‌تواند مجموعه‌ای از $2n-q$ تابع n متغیری را به شرطی که تعداد کل جملات حاصلضرب توابع از p تجاوز نکند، پیاده‌سازی کند.


مثال: توابع

$$\begin{cases} f_1 = x_1x_2' + x_2'x_3 + x_1x_3 \\ f_2 = x_1x_2' + x_2'x_3x_2 \end{cases}$$

را پیاده‌سازی کنید.

که حل: تعداد جملات حاصلضرب برابر ۴ می‌باشد بنابراین $4 = p$ می‌باشد و داریم:


تعداد توابع $= q - 2n = 2$, $n = 3 \Rightarrow q = 8$






مدارهای ترتیبی

در مدارهای ترتیبی برخلاف مدارهای ترکیبی خروجی نه تنها به ورودی فعلی بلکه به ورودی‌های قبل نیز وابسته است و این نوع مدارها قادر به ذخیره اطلاعات می‌باشند.
مدار زیر یک مدار ترکیبی می‌باشد:



با اعمال تغییر زیر این مدار به مدار ترتیبی تبدیل می‌شود.




$$z(t + \Delta) = y(t)$$

$$z(t + \Delta) = x_1(t) \wedge x_2(t)$$

عنصر تأخیر دهنده، یک انباره موقتی است (یعنی بعد از زمان Δ ، اطلاعات از عنصر تأخیر دهنده عبور می‌کند) ولی اطلاعات ذخیره شده y بعد از Δ واحد زمان از بین می‌رود یعنی اگر ورودی‌ها صفر شوند اطلاعات از بین می‌رود. برای بدست آوردن یک مدار منطقی که قادر باشد که اطلاعات را به طور نامحدود از زمان در خود ذخیره کند. به یک چرخه (cycle) یا یک مسیر بازخورد (feed back) نیاز داریم.


فلیپ فلاب‌ها

انواع فلیپ فلاب‌های مختلف را می‌توان با اضافه نمودن clock به وجود آورد. خطوط کنترل به مدار Latch یکی از دو حالت ۰ یا ۱ می‌باشد. دو خروجی فلیپ فلاب مکمل یکدیگرند.
فلیپ‌ها فلاب‌ها را می‌توان توسط Preset و Clear مقداردهی اولیه کرد.



اگر $\text{Clear} = 1$ آنگاه فلیپ فلاب صفر می‌شود.

اگر $\text{Preset} = 1$ آنگاه فلیپ فلاب یک می‌شود.




(Race Problem) مسئله مسابقه

مدت زمانی لازم است تا Clock بتواند در فلیپ فلاب تأثیر بگذارد. یعنی به اندازه کافی زمان لازم است تا فلیپ فلاب‌ها بتوانند با توجه به ورودی، خروجی مناسب را تولید کنند و همچنین هنگامیکه clock فعال است، باید ورودی‌ها ثابت بمانند. حال اگر در



خروجی تغییراتی ایجاد شود، به دلیل وجود مسیر بازخورد تغییراتی مجدد در خروجی‌ها ایجاد خواهد شد. از طرف دیگر خروجی فلیپ فلاب می‌تواند ورودی فلیپ فلاب دیگر باشد.

معمولًاً برای ساخت فلیپ فلاب‌ها از مدارهای مجتمع Master-Slave استفاده می‌شود که این کار به صورت زیر می‌باشد:



در اینجا کل مدار تنها یک بیت را ذخیره می‌کند و از این مدار برای جلوگیری از تأخیرات ناهماهنگ فلیپ فلاب‌ها و از بین بردن آنها، که همان Race problem می‌باشد، استفاده می‌شود.

انواع فلیپ فلاب‌ها

فلیپ فلاب SR

که نمودار منطقی و بلوکی آن قبلًا ذکر شد. جدول انتقال این فلیپ فلاب به صورت زیر می‌باشد.


SR	00	01	10	11
y	0	0	1	-
present state	0	1	0	1
next state	-	-	-	-

جدول تحریک این فلیپ فلاب به صورت زیر می‌باشد:

وروادی‌ها			
$y(t)$	$y(t+1)$	$S(t)$	$R(t)$
°	°	°	-
°	1	1	°
1	°	°	1
1	1	-	°


فلیپ فلاب D

بلوک دیاگرام و مدار این فلیپ فلاب به صورت زیر می‌باشد.





جدول تحریک و جدول انتقال نیز به صورت زیر می‌باشد:





$y(t)$	$y(t+1)$	$D(t)$
0	0	0
0	1	1
1	0	0
1	1	1


این فلیپ فلاب تنها با تأخیر یک واحد زمان همان ورودی را در خروجی تولید می‌کند.

فلیپ فلاب JK

بلوک دیاگرام و مدار این فلیپ فلاب به صورت زیر می‌باشد:




جدول تحریک و حالت این فلیپ فلاب نیز به صورت زیر می‌باشد:



$y(t)$	$y(t+1)$	$J(t)$	$K(t)$
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0


فلیپ فلاب T

دیاگرام بلوکی این فلیپ فلاب به صورت زیر می‌باشد:





نکته: همان JK-FF است که ورودی‌های J و K را به هم وصل کرده‌اند. ساختار این فلیپ فلاپ و جدول حالت آن به صورت زیر می‌باشد:



همچنین جدول تحریک این فلیپ فلاپ به صورت زیر می‌باشد:

$y(t)$	$y(t+1)$	$T(t)$
0	0	0
0	1	1
1	0	1
1	1	0

ثبتات‌ها (Registers)

ثبتات m بیتی مجموعه مرتبی از m فلیپ فلاپ است که برای ذخیره نمودن یک کلمه m بیتی بکار می‌رود که در آن هر بیت در یک فلیپ فلاپ ذخیره می‌شود.


بیت‌ها

$$Z = (Z_0, Z_1, \dots, Z_{m-1})$$

چون اطلاعات ذخیره شده در یک ثبات به صورت یک کلمه واحد در نظر گرفته می‌شود بنابراین سیگنال‌های کنترل مانند clock و clear در همه فلیپ فلاپ‌ها باید یکسان و مشترک باشد و از آنجاییکه اطلاعات را می‌توان به طور همزمان به درون و بیرون فلیپ فلاپ‌های ثبات انتقال داد بنابراین به آنها parallel input / output گویند. ثباتها را می‌توان با هر نوع فلیپ فلاپی ساخت ولی عموماً از فلیپ فلاپ‌های Master Slave استفاده می‌شود، این مساله به خاطر Race Problem می‌باشد.

مثال: با استفاده از فلیپ فلاپ D یک ثبات چهار بیتی طراحی کنید.

که حل: چون $m = 4$ است بنابراین نیاز به ۴ فلیپ فلاپ داریم، می‌توان این کار را به صورت زیر انجام داد:



$x = (x_0, x_1, x_2, x_3)$: کل ورودی‌ها را می‌توان با x در نظر گرفت.