


## سؤالات چهار گزینه‌ای مهندسی IT سال ۹۲

۱- اعداد چهار بیتی A، B و C (در نمایش مکمل ۲) مفروض‌اند. خروجی S تولید شده توسط مدار زیر کدام است؟



$$S = A - (B + C) \quad (۲)$$

$$S = A + \bar{B} - C + 1 \quad (۱)$$

(۴) مدار مشکل race دارد.

$$S = A - B - C - 1 \quad (۳)$$

۲- کدام عبارت در مورد روش‌های طراحی مدار کنترل صحیح است؟

(۱) روش ریز برنامه‌سازی فقط در طراحی مدرا کنترل ریزپردازنده‌ها کاربرد دارد.

(۲) در روش‌های طراحی واحد کنترل سیم‌بندی شده، ایجاد تغییر به سادگی قابل انجام است (نسبت به روش برنامه‌سازی)

(۳) استفاده از حافظه کنترل نانو به دلیل محدودیت تعداد الگوهای مورد استفاده در کلمه کنترل باعث صرفه‌جویی در ریز حافظه (micromemory) می‌شود

(۴) به دلیل محدودیت تعداد الگوهای مورد استفاده در کلمه کنترل، استفاده از ریز دستورالعمل‌های عمودی (Vertical  $\mu$  Instruction) می‌تواند در کاهش طور ریز دستور مفید باشد.

۳- کدام عبارت در مورد سیاست‌های جایگزینی بلوک (Replacement Policy) در حافظه نهان صحیح است؟

(۱) سیاست LRU دارای ناهنجاری (abomaly) است.

(۲) سیاست LRU از نوع پشته‌ای (Stack) است.

(۳) در سیاست FIFO با اضافه شدن تعداد بلوک‌های مجموعه، نرخ برخورد افزایش پیدا می‌کند.

(۴) سیاست FIFO برای اندازه مجموعه ۴ بلوک، بهترین نتیجه را می‌دهد.

۴- مجموعه زیرعمل‌های زیر برای اجرای یک دستور در یک کامپیوتر پایه تعریف شده‌اند. کدام گزینه، عملکرد این دستور را نشان می‌دهد؟

$$D_1T_4 : DR \leftarrow M[AR]$$

$$D_1T_5 : AC \leftarrow \overline{AC}, TR \leftarrow AC, DR \leftarrow DR + 1$$

$$D_1T_6 : AC \leftarrow DR + AC, E \leftarrow Cout$$

$$D_1T_7 : M[AR] \leftarrow AC, E \leftarrow \bar{E}$$

$$D_1T_8 : DR \leftarrow TR$$

$$D_1T_9 : AC \leftarrow DR, SC \leftarrow 0$$

تذکر: EA = Effective Address

$$M[EA] \leftarrow M[EA] - AC \quad (۱)$$

$$AC \leftarrow M[EA] - AC \quad (۲)$$

$$M[EA] \leftarrow AC - M[EA] \quad (۳)$$

$$AC \leftarrow AC - M[EA] \quad (۴)$$

۵- در یک پردازنده با واحد کنترل زیر برنامه‌سازی شده‌ی پویا، می‌توان از ..... (A) ..... به جای ..... (B) ..... به عنوان حافظه‌ی کنترل استفاده نمود. در این صورت، این حافظه فضای ..... (C) ..... را اشغال کرده و هم‌چنین سرعت واحد کنترل زیر برنامه‌سازی

شده‌ی پویا نسبت به مشابه ایستای آن ..... (D) ..... خواهد بود.

$$(۱) \quad ROM = A \quad RAM = B \quad C = \text{کمتری} \quad D = \text{بیشتر}$$


$$(۲) \quad RAM = A \quad ROM = B \quad C = \text{کمتری} \quad D = \text{بیشتر}$$

$$(۳) \quad RAM = A \quad ROM = B \quad C = \text{بیشتری} \quad D = \text{کمتر}$$

$$(۴) \quad ROM = A \quad RAM = B \quad C = \text{بیشتری} \quad D = \text{کمتر}$$



۶- شکل زیر یک انتقال ..... با استفاده از دست‌دهی (handshake) با آغازش از سوی ..... را نشان می‌دهد.




- (۱) همگام - مبدأ
- (۲) همگام - مقصد
- (۳) ناهمگام - مقصد
- (۴) ناهمگام - مبدأ

۷- کامپیوتری دارای دستورالعمل‌های ۳۲ بیتی و آدرس‌های ۱۲ بیتی است. فرض کنید ۲۵۰ دستورالعمل دو آدرسه وجود داشته باشد. حداکثر تعداد دستورالعمل‌های یک آدرسه چه تعداد می‌تواند باشد؟ توجه: شیوه نشان‌دهی مستقیم است.

- (۱) ۲۶۲
- (۲) ۱۰۳۰
- (۳)  $6 \times 2^{12}$
- (۴) با داده‌های موجود قابل تعیین نیست.

۸- در یک سیستم اعداد ممیز شناور با فرمت زیر پردازش می‌شوند.



دو بخش Fraction فقط بیت‌های بعد از ممیز قرار می‌گیرند و مقدار آن با عدد ۱ جمع می‌شود بزرگ‌ترین عدد قابل نمایش در این سیستم کدام است؟

- (۱) ۱/۹۳۷۵
- (۲) ۳/۸۷۵
- (۳) ۷/۷۵
- (۴) ۳/۹۳۷۵


۹- در مجموعه دستورات یک پردازنده با معماری RISC شیوه آدرس‌دهی غیرمستقیم (memory indirect) وجود ندارد. برای جمع دو عدد که آدرس آن‌ها در بانک ثبات‌ها وجود دارند و ریختن نتیجه جمع در یکی از خانه‌های بانک ثبات به چند دسترسی به حافظه نیاز است؟

- (۱) ۲
- (۲) ۳
- (۳) ۶
- (۴) ۴

۱۰- در یک پردازنده کدام یک از عوامل زیر می‌تواند قطعاً به بهبود کارایی منجر شود؟

- (۱) انتقال تکنولوژی از ۶۵ نانومتر به ۴۵ نانومتر
- (۲) افزایش تعداد خانه‌های بانک ثبات
- (۳) افزایش حجم حافظه نهان
- (۴) افزایش عرض ثبات‌ها در بانک ثبات

۱۱- قسمتی از مسیر داده (Data Path) یک پردازنده پشته‌ای (Stack based) به شکل زیر است. دستور Add#100 مقدار عدد ثابت داده شده در دستور را با مقدار کلمه‌ای که در بالای پشته است جمع کرده و نتیجه را به جای آن قرار می‌دهد. برای فقط اجرای (execute) این دستور، در این مسیر داده حداقل چند کلاک لازم است؟ فرض کنید قبل از شروع بخش اجرای دستورالعمل، مقدار ثابت مورد نظر، یعنی عدد ۱۰۰ در این دستور، در DR قرار دارد. هر ثبات دارای کنترل‌های سنکرون Load، Increment و Clear است. سخت‌افزار پشته دارای کنترل سنکرون Push / Pop است و در هر کلاک می‌تواند یک عملیات Push یا Pop را انجام دهد.



- (۱) ۱
- (۲) ۲
- (۳) ۴
- (۴) ۳

۱۲- می‌خواهیم در یک سیستم حافظه مجازی به جای Page Table از یک جدول نگاشت Fully Associative (مشابه نحوه عملکرد نگاشت در حافظه نهان) برای تبدیل آدرس‌های مجازی به آدرس‌های فیزیکی استفاده کنیم. این جدول مشابه Cache در درون پردازنده جاسازی شده است و به ازای هر صفحه حافظه فیزیکی، یک سطر دارد که tag صفحه‌ای از حافظه مجازی را که به این صفحه حافظه فیزیکی نگاشت شده است، در خود نگاه می‌دارد. کدام جمله صحیح نیست؟

- (۱) نگاشت سریع‌تر انجام می‌شود.
- (۲) حجم جدول مورد نیاز برای نگاشت خیلی کم‌تر می‌شود.
- (۳) نمی‌توان یک صفحه دلخواه حافظه مجازی را در هر یک از صفحات حافظه فیزیکی قرار داد.
- (۴) با افزایش حجم حافظه فیزیکی، لازم می‌شود که حجم جدول فوق در داخل پردازنده افزایش پیدا کند

**پاسفنامه سؤالات چهار گزینه‌ای مهندسی IT سال ۹۶**

- ۱- گزینه ۳
- ۲- گزینه ۳
- ۳- گزینه ۲
- ۴- گزینه ۱
- ۵- گزینه ۳
- ۶- گزینه ۳
- ۷- گزینه ۳
- ۸- گزینه ۲
- ۹- گزینه ۴
- ۱۰- گزینه ۱
- ۱۱- گزینه ۱
- ۱۲- گزینه ۳